LAE5UM-25F-7BG381E LA-ECP5 Field Programmable Gate Array (FPGA) IC 197 1032192 24000 381-FBGA รายการการใช้งาน

HCPL-2611-020E โลจิกออปโตยอลูเตอร์ 10MBd Schottky Clamped 5000Vrms 15kV/μs

ลักษณะของLAE5UM-25F-7BG381E

* ความหนาแน่นทางตรรกะที่สูงขึ้นสําหรับการบูรณาการระบบที่เพิ่มขึ้น
 * 12K ถึง 44K LUT
 * 197 ถึง 203 I/O ที่สามารถเขียนโปรแกรมได้
* SERDES ที่ติดตั้ง
 * 270 Mb/s สูงสุด 3.2 Gb/s ผิวหน้า SERDES (ECP5UM Automotive)
 * รองรับ eDP ใน RDR (1.62 Gb/s) และ HDR (2.7 Gb/s)
 * สูงสุด 4 ช่องทางต่ออุปกรณ์: PCI Express,Ethernet (1GbE, XAUI และ SGMII) และ CPRI
* sysDSPTM
 * สถาปัตยกรรมสไลส์แบบกระแสเต็ม
 * 12 ถึง 160 ชิ้น สําหรับการคูณและสะสมความสามารถสูง
 * การปฏิบัติงาน ALU ขนาด 54 บิต ที่มีพลัง
 * การแบ่งเวลา Multiplexing การแบ่ง MAC
 * การกลมกลมและการตัด
 * ทุกชิ้นรองรับ
• * ครึ่งหนึ่ง 36 x 36, สอง 18 x 18 หรือสี่ 9 x 9 ตัวคูณ
 * การดําเนินการ MAC 18 x 36 และ MMAC (Multiple-Multiply-Accumulate)
* แหล่งความจําที่ยืดหยุ่น
 * ขนาดสูงสุด 1.944 Mb sysMEMTM Embedded Block RAM (EBR)
 * 194K ถึง 351K บิต แรมจอมจําหน่าย
* sysCLOCK PLLs และ DLLs อานาล็อก
• * 4 DLL และ 4 PLL ใน LAE5-45; 2 DLL และ 2 PLL ใน LAE5-25 และ LAE5-12
* แหล่ง I/O สินครามที่ออกออกแบบก่อน
* DDR Register ในเซลล์ I/O
 * มีฟังก์ชันการอ่าน / เขียนระดับพิเศษ
 * โลจิกเกียร์พิเศษ
 * แหล่งสนับสนุนมาตรฐานร่วม
• * ADC/DAC, 7:1 LVDS, XGMII
 * อุปกรณ์ ADC/DAC ความเร็วสูง
 * การสนับสนุนความจํา DDR2/DDR3 และ LPDDR2/LPDDR3 โดยใช้โลจิก DQS ความเร็วข้อมูลสูงสุด 800 Mb/s
* sysI/OTM Buffer ที่สามารถเขียนโปรแกรมได้ รองรับ Wide
ระดับอินเตอร์เฟซ
 * การปิดในชิป
• * LVTTL และ LVCMOS 33/ 25/18/15/12
 * SSTL 18/15 I, II
 * HSUL12
 * LVDS, Bus-LVDS, LVPECL, RSDS, MLVDS
 * อินเตอร์เฟซการเข้า subLVDS และ SLVS, MIPI D-PHY
* การตั้งค่าอุปกรณ์แบบยืดหยุ่น
 * ธนาคารร่วมสําหรับการตั้งค่า I/O
 * อินเตอร์เฟซฟลัชบูท SPI
 * รูปภาพ dual-boot ได้รับการสนับสนุน
 * SPI ทาส
 * TransFRTM I/O สําหรับการอัพเดทสนามง่ายๆ
* การสนับสนุนการลดความผิดปกติของเหตุการณ์เดียว (SEU)
 * การตรวจสอบความผิดพลาดแบบอ่อน
 * การแก้ไขความผิดพลาดแบบอ่อนแอ โดยไม่หยุดการใช้งานของผู้ใช้
 * การฉีดความผิดพลาดอ่อน ✓ ทํานองเหตุการณ์ SEU เพื่อแก้ไขความผิดพลาดในการจัดการระบบ
* การสนับสนุนระดับระบบ
 * สอดคล้องกับ IEEE 1149.1 และ IEEE 1532
 * Reveal Logic Analyzer การตรวจสอบความเข้าใจ
 * ออสซิลเลอเตอร์ในชิปสําหรับการเริ่มต้นและการใช้ทั่วไป
 * 1.1 V แหล่งพลังงานแกน

คําอธิบายของLAE5UM-25F-7BG381E

ครอบครัวของเครื่อง FPGA ECP5 Automotive ถูกปรับปรุงให้ดีที่สุดเพื่อให้มีลักษณะการทํางานสูง เช่น
อาร์คิเทคชัน DSP ที่พัฒนาขึ้น SERDES ความเร็วสูงและแหล่งความเร็วสูง
ผ้า FPGA ที่ประหยัด

ประเภทสิ่งแวดล้อมและการส่งออกLAE5UM-25F-7BG381E