XC2S50E-6TQ144C Field Programmable Gate Array (FPGA) IC 102 32768 1728 144-LQFP
XC2S50E-6TQ144C มาจากคลังสินค้าของโรงงาน โปรดตรวจสอบความต้องการของคุณ และ โปรดติดต่อเราด้วย ราคาเป้าหมาย
หลักการของ XC2S50E-6TQ144C
ประเภท | คําอธิบาย |
ประเภท | เครื่องวงจรบูรณาการ (IC) |
ลงตัว | |
FPGA (Field Programmable Gate Array) | |
Mfr | AMD |
ซีรี่ย์ | Spartan®-IIE |
แพ็คเกจ | ตะกร้า |
จํานวน LAB/CLB | 384 |
จํานวนองค์ประกอบทางตรรกะ/เซลล์ | 1728 |
รวมบิต RAM | 32768 |
จํานวน I/O | 102 |
จํานวนประตู | 50000 |
โลเตจ - การให้บริการ | 1.71V ~ 1.89V |
ประเภทการติดตั้ง | การติดตั้งพื้นผิว |
อุณหภูมิการทํางาน | 0 °C ~ 85 °C (TJ) |
กล่อง / กระเป๋า | 144-LQFP |
แพ็คเกจอุปกรณ์ของผู้จําหน่าย | 144-TQFP (20x20) |
เลขสินค้าพื้นฐาน | XC2S50E |
ลักษณะของXC2S50E-6TQ144C
•เทคโนโลยีแทน ASIC รุ่นที่สอง
-ความหนาแน่นสูงถึง 15,552 เซลล์โลจิก600,000 ประตูระบบ
-คุณสมบัติที่เรียบง่ายขึ้นจาก Virtex®
- E FPGAสถาปัตยกรรม-ไม่จํากัดในระบบสามารถทําโปรแกรมใหม่ได้
-ราคาถูกมาก-เทคโนโลยี 0.15 ไมครอน ที่มีประสิทธิภาพในเรื่องค่าใช้จ่าย
•ลักษณะระดับระบบ
-SelectRAMTM ความจําเรียงลําดับ:
·16 บิต/LUT แรมจําหน่าย
·แรมแบล็อกสองพอร์ตที่สามารถตั้งค่าได้ 4K-bit
·อินเตอร์เฟซที่รวดเร็วกับ RAM ภายนอก
-ความแรง 3.3V ที่สอดคล้องอย่างเต็มที่กับ PCI ถึง 64 บิตที่ 66 MHz และสอดคล้องกับ CardBus
-สถาปัตยกรรมการจัดเส้นทางแบบแบ่งแยกพลังงานต่ํา
-โลจิกการขนส่งพิเศษสําหรับการคํานวณความเร็วสูง
-การสนับสนุนตัวคูณที่มีประสิทธิภาพ
-เชือกหล่อหล่อหล่อหล่อหล่อหล่อหล่อหล่อหล่อหล่อ
- ฟังก์ชันการเข้า
-กรอก/ล็อคมากมายที่มี enable, set, reset
-DLLs จํากัด 4 ตัวสําหรับการควบคุมนาฬิการะดับสูง
·กําจัดความช้าในการกระจายนาฬิกา
·การคูณ, แบ่ง, หรือการสลับระยะ-สี่หลักต่ํา
- สับสนทั่วโลกนาฬิกาการกระจายเครือข่าย
-โลจิกสแกนขอบเขต IEEE 1149.1 ที่เข้ากันได้
•I/O และบรรจุภัณฑ์ที่หลากหลาย
-ตัวเลือกของแพคเกจ Pb-free
-ต่ํา
- แพ็คเกจค่าใช้จ่ายในทุกความหนาแน่น
-รอยเท้าของครอบครัวility ในพัสดุทั่วไป
-19 มาตรฐานอินเตอร์เฟซที่มีประสิทธิภาพสูง·LVTTL, LVCMOS, HSTL, SSTL, AGP, CTT, GTL·ขั้นตอนการใช้งาน
-สูงสุด 205 คู่ I/O ความแตกต่างที่สามารถ input ได้การออกเสียง หรือสองทิศทาง
-Hot swap I/O (มิตรกับ CompactPCI)
•พลังงานแกนโลจิก 1.8V และ I/O 1.5V2.5V หรือ 3.3V
•รองรับโดย Xilinx ที่มีพลังอย่างเต็มที่®ISE®การพัฒนาระบบ
-การแผนที่, การจัดตั้งและการตั้งเส้นทางโดยอัตโนมัติ
-รวมกับเครื่องมือการใส่ออกแบบและการตรวจสอบ
-ห้องสมุด IP ที่กว้างขวางรวมถึงฟังก์ชัน DSP และเครื่องแปรรูปอ่อน
ครอบครัว Spartan-IIE เทียบกับ Spartan-IIครอบครัว
•ความหนาแน่นสูงและ I/O มากขึ้น
•ผลประกอบการสูงขึ้น
•พิมพ์แบบพิเศษในแพ็คเกจที่ประหยัด
•การแสดงสัญญาณความแตกต่าง-ขนาดความหนาของรถยนต์
• VCCINT= 1.8V-พลังงานน้อยลง-ความอดทน 5V กับตัวต่อต้านภายนอก-ความอดทน 3V โดยตรง
•ปั๊มปูฟเฟอร์การเข้า PCI, LVTTL และ LVCMOS2 ที่ใช้พลังงานจากVCCOแทนที่ VCCINT
•บิตสตรีมขนาดใหญ่พิเศษ
ประเภทสิ่งแวดล้อมและการส่งออกXC2S50E-6TQ144C
คุณสมบัติ | คําอธิบาย |
สถานะ RoHS | ไม่สอดคล้อง RoHS |
ระดับความรู้สึกต่อความชื้น (MSL) | 3 (168 ชั่วโมง) |
สถานะของ REACH | REACH ไม่ได้รับผลกระทบ |
ECCN | EAR99 |
HTSUS | 8542.39.0001 |